4–5 Waffeln/Stunde (6 Zoll); 2–3 Waffeln/Stunde (8 Zoll)
| Verfügbarkeit: | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| Der SR-9000 ist für die Defektprüfungsanforderungen von SiC-Epitaxiewafern und -Chips konzipiert. Es zielt auf die aktuellen Einschränkungen bei der epitaktischen Waferinspektion ab, bei der eine genaue Quantifizierung und räumliche Verteilung von TSD- und TED-Defekten schwierig zu erreichen ist. Durch die hochpräzise Erkennung ermöglicht das System die genaue Identifizierung und Lokalisierung von TSD-Defekten in der SiC-Epitaxie und in Chips und bietet so eine entscheidende Unterstützung für die weitere Verbesserung der Chipausbeute und -leistung.
Das System unterstützt die Defektinspektion von epitaktischen SiC-Wafern (musterfrei) und Chips (strukturiert) und ermöglicht die Identifizierung und Klassifizierung von TSD, TED und anderen Defekttypen, einschließlich BPD, SF, SSF, BSF, Dreiecksdefekten und Karottendefekten. Es erreicht eine extrem hohe Lokalisierungsgenauigkeit mit einer TSD/TED-Lokalisierungsgenauigkeit <1 μm und einer Chipstruktur-Lokalisierungsgenauigkeit <1 μm. Der Systemdurchsatz beträgt 4–5 Wafer pro Stunde für 6-Zoll-Wafer und 2–3 Wafer pro Stunde für 8-Zoll-Wafer. |
|||||||||
SR 9000
Hauptmerkmale
Unterstützt die Defekterkennung für epitaktische SiC-Wafer (ungemustert) und Chips (gemustert)
Identifiziert und klassifiziert TSD- und TED-Defekte in epitaktischen Wafern genau
Ultrahohe Positionierungsgenauigkeit (räumliche Auflösung): TSD/TED-Positionierungsgenauigkeit < 1 μm; Chipstrukturgenauigkeit < 1 μm
Herausforderungen der Branche meistern
Derzeit fehlen bei der Defekterkennung in epitaktischen SiC-Wafern genaue Informationen über die Menge und Verteilung von TSDs und TEDs. Da Gerätehersteller immer strengere Anforderungen an Chip-Ausfallraten und -Zuverlässigkeit stellen, sind die Auswirkungen mikroskopischer Defekte wie TSDs auf Geräte besonders bedeutsam geworden. Der SR9000 ermöglicht die präzise Identifizierung und Lokalisierung von TSD-Defekten in SiC-Epitaxieschichten und -Chips durch hochpräzise Erkennung und bietet damit eine entscheidende Grundlage für weitere Verbesserungen der Chipausbeute und -leistung.
Spezifikationen
| Durchsatz |
4–5 Waffeln/Stunde (6 Zoll); 2–3 Waffeln/Stunde (8 Zoll) |
Unterstütztes Inspektionsobjekt |
SiC-Epitaxiewafer, strukturierte SiC-Wafer (auf Geräteebene), ionenimplantierte SiC-Wafer, SiC-Wafer/-Geräte nach dem Ablösen der Metallschicht |
| Kompatible Probengrößen | 6', 8' und 12 |
Inspektionsfehlertyp |
TSD, TED, BPD, SF, SSF, BSF, Dreiecksfehler, Karottenfehler usw. |
| Genauigkeit der Fehlerpositionierung |
< 1 μm |
Erkennung gemusterter Wafer |
Ermöglicht die Identifizierung und Positionierung von Gerätefunktionsstrukturen |
Fallbeispiele
Behebung der Schwachstellen der Branche

Machbarkeit der Inspektion der Si-Oberfläche und C-Oberfläche von Substratwafern
