4-5 wafers/hora (6'); 2-3 wafers/hora (8')
| disponibilidade de dispositivos: | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| O SR-9000 foi projetado para atender aos requisitos de inspeção de defeitos de wafers e chips epitaxiais de SiC. Ele visa a limitação atual na inspeção de wafers epitaxiais, onde a quantificação precisa e a distribuição espacial de defeitos de TSD e TED são difíceis de obter. Através da detecção de alta precisão, o sistema permite a identificação e localização precisas de defeitos de TSD na epitaxia e nos chips de SiC, fornecendo suporte crítico para melhorar ainda mais o rendimento e o desempenho dos chips.
O sistema oferece suporte à inspeção de defeitos de wafers epitaxiais de SiC (sem padrão) e chips (padronizados), permitindo a identificação e classificação de TSD, TED e outros tipos de defeitos, incluindo BPD, SF, SSF, BSF, defeitos triangulares e defeitos cenoura. Ele atinge precisão de localização ultra-alta, com precisão de localização TSD/TED <1 μm e precisão de localização da estrutura do chip <1 μm. A produtividade do sistema é de 4 a 5 wafers por hora para wafers de 6 polegadas e de 2 a 3 wafers por hora para wafers de 8 polegadas. |
|||||||||
RS 9000
Principais recursos
Suporta detecção de defeitos para wafers epitaxiais de SiC (sem padrão) e chips (padronizados)
Identifica e classifica com precisão defeitos de TSD e TED em wafers epitaxiais
Precisão de posicionamento ultra-alta (resolução espacial): precisão de posicionamento TSD/TED < 1 μm; precisão estrutural do chip <1 μm
Superando os desafios da indústria
Atualmente, a detecção de defeitos em wafers epitaxiais de SiC carece de informações precisas sobre a quantidade e distribuição de TSDs e TEDs. À medida que os fabricantes de dispositivos impõem requisitos cada vez mais rigorosos às taxas de falha e confiabilidade dos chips, o impacto de defeitos microscópicos, como TSDs, nos dispositivos tornou-se particularmente significativo. O SR9000 permite a identificação e localização precisas de defeitos de TSD em camadas epitaxiais de SiC e chips por meio de detecção de alta precisão, fornecendo uma base crucial para melhorias adicionais no rendimento e desempenho dos chips.
Especificações
| Taxa de transferência |
4-5 wafers/hora (6'); 2-3 wafers/hora (8') |
Objeto de inspeção compatível |
Wafers epitaxiais de SiC, wafers de SiC padronizados (nível de dispositivo), wafers de SiC implantados com íons, wafers/dispositivos de SiC após remoção da camada de metal |
| Tamanhos de amostra compatíveis | 6', 8' e 12 |
Tipo de defeito de inspeção |
TSD, TED, BPD, SF, SSF, BSF, defeitos triangulares, defeitos de cenoura, etc. |
| Precisão de posicionamento de defeitos |
< 1 μm |
Detecção de wafer padronizado |
Permite a identificação e posicionamento de estruturas funcionais de dispositivos |
Exemplos de casos
Abordando os pontos problemáticos da indústria

Viabilidade de inspeção da superfície de Si e superfície C de wafers de substrato
