4-5 เวเฟอร์/ชั่วโมง (6'); 2-3 เวเฟอร์/ชั่วโมง (8')
SR-9000 ได้รับการออกแบบมาเพื่อตอบสนองข้อกำหนดการตรวจสอบข้อบกพร่องของเวเฟอร์และชิปเอพิแทกเซียล SiC โดยกำหนดเป้าหมายไปที่ข้อจำกัดในปัจจุบันในการตรวจสอบแผ่นเวเฟอร์แบบ epitaxis ซึ่งการหาปริมาณที่แม่นยำและการกระจายเชิงพื้นที่ของข้อบกพร่อง TSD และ TED นั้นทำได้ยาก ด้วยการตรวจจับที่มีความแม่นยำสูง ระบบช่วยให้สามารถระบุและระบุตำแหน่งของข้อบกพร่อง TSD ใน SiC epitaxy และชิปได้อย่างแม่นยำ โดยให้การสนับสนุนที่สำคัญสำหรับการปรับปรุงผลผลิตและประสิทธิภาพของชิปเพิ่มเติม
ระบบรองรับการตรวจสอบข้อบกพร่องของเวเฟอร์อีปิแอกเซียล SiC (ไม่มีรูปแบบ) และชิป (มีลวดลาย) ช่วยให้สามารถระบุและจำแนกประเภทของ TSD, TED และข้อบกพร่องประเภทอื่นๆ รวมถึง BPD, SF, SSF, BSF, ข้อบกพร่องรูปสามเหลี่ยม และข้อบกพร่องของแครอท มีความแม่นยำในการระบุตำแหน่งสูงเป็นพิเศษ โดยมีความแม่นยำในการระบุตำแหน่ง TSD/TED <1 μm และความแม่นยำในการระบุตำแหน่งโครงสร้างชิป <1 μm ปริมาณงานของระบบคือ 4–5 เวเฟอร์ต่อชั่วโมงสำหรับเวเฟอร์ขนาด 6 นิ้ว และ 2–3 เวเฟอร์ต่อชั่วโมงสำหรับเวเฟอร์ขนาด 8 นิ้ว
ระบบรองรับการตรวจสอบข้อบกพร่องของเวเฟอร์อีปิแอกเซียล SiC (ไม่มีรูปแบบ) และชิป (มีลวดลาย) ช่วยให้สามารถระบุและจำแนกประเภทของ TSD, TED และข้อบกพร่องประเภทอื่นๆ รวมถึง BPD, SF, SSF, BSF, ข้อบกพร่องรูปสามเหลี่ยม และข้อบกพร่องของแครอท มีความแม่นยำในการระบุตำแหน่งสูงเป็นพิเศษ โดยมีความแม่นยำในการระบุตำแหน่ง TSD/TED <1 μm และความแม่นยำในการระบุตำแหน่งโครงสร้างชิป <1 μm ปริมาณงานของระบบคือ 4–5 เวเฟอร์ต่อชั่วโมงสำหรับเวเฟอร์ขนาด 6 นิ้ว และ 2–3 เวเฟอร์ต่อชั่วโมงสำหรับเวเฟอร์ขนาด 8 นิ้ว
สอบถาม
